#### 四公開特許公報(A) 平4-141900

@Int. Cl. 5

明

者

何発

識別配号 302

庁内整理番号

@公開 平成4年(1992)5月15日

G 11 C 29/00 H 01 L 21/82

8526-5L

H 01 L 21/82 7638-4M

審査請求 未請求 請求項の数 2 (全8頁)

半導体集積回路 の発明の名称

> 頭 平2-264407 ②)特

> > 桂

爾 平2(1990)10月1日 @出

見 沢 @発 明 者

神奈川県川崎市中原区小杉町1丁目403番53 日本電気ア

神奈川県川崎市中原区小杉町1丁目403番53 日本電気ア

幸 弘 西

イシーマイコンシステム株式会社内

イシーマイコンシステム株式会社内

日本電気アイシーマイ の出 願人

コンシステム株式会社

弁理士 内 原 個代 理 人

神奈川県川崎市中原区小杉町1丁目403番53

発明の名称

半導体集積回路

#### 特許請求の範囲

1.誤り訂正機能を有するプログラム可能な読 出し専用メモリを内蔵する半導体集積回路におい 7

前記プログラム可能な読出し専用メモリの番地 を指定するアドレス入力手段と、

外部から入力されるデータを格納する1組のデ ータ・ビット・セルと、データ誤りを訂正するた めに、前記1組のデータ・ビット・セルの内容に 対応する検査ピットを格納する1組の検査ピット ・セル、とをそれぞれ複数個含む前記プログラム 可能な統出し専用メモリと、

前記1組のデータ・ピット・セルにアログラム されるデータが、前記プログラム可能な競出し専 用メモリのデータ消去状態と同値であった場合、

前記データのプログラム時に、前記データ消去状 ែと同値の検査ビットを生成して、前記1組の検 査ビット・セルにプログラムする検査ビット生成 手段と、

データ譲り発生時、前記アドレス入力手段の指 定に従って、前記1組のデータ・ビット・セルな らびに1組の検査ビット・セルから、それぞれ同 時に読出されるデータ・ビットならびに検査ビッ トを介して、データ憩りを訂正する誤り訂正手段

を備えることを特徴とする半導体集積回路。

2. 試り訂正機能を有するプログラム可能な読 出し専用メモリを内蔵する半導体集積回路におい

前記プログラム可能な銃出し専用メモリの番地 を指定するアドレス入力手段と、

前記アドレス入力手段を介して番地指定され、 外部から入力されるデータを格納する1組のデー タ・ピット・セルと、データ誤りを打正するため に、前記アドレス入力手段を介して番地指定さ

れ、前記1組のデータ・ビット・セルの内容に対 広する検査ビットを格納する1組の検査ビット・ セル、とをそれぞれ複数組含む前記プログラム可 能な設出し専用メモリと、

前記1根のデータ・ビット・セルにアログラムされるデータが、前記アログラム可能な読出し専用メモリのデータ消去状態と同値であった場合、前記データのアログラム時に、外部から入力される前記データ消去状態と同値の検査ビットを、前記アドレス入力手段の指定する検査セルにアログラムする検査ビット生成手段と、

データ 誤り 発生時、前記アドレス入力手段の指定に従って、前記 1 組のデータ・ビット・セルならびに 1 組の検査ビット・セルから、それぞれ同時に読出されるデータ・ビットならびに検査ビットを介して、データ誤りを訂正する誤り訂正手段と、

を備えることを特徴とする半導体集積回路。

発明の詳細な説明

 $TD_0 \sim TD_3$  に接続され、リード信号RDが"O"の時には、出力パッファとして動作してデータ信号 $D_0 \sim D_3$ を出力し、アログラム信号 $\overline{P}$  R  $\overline{G}$  が"O"の時には、入力パッファとして動作してデータ信号 $D_0 \sim D_3$ を入力する。以下に、 $\overline{P}$  R  $\overline{O}$   $\overline{M}$   $\overline{M$ 

アドレス端子Ao~A。からアドレス信号が入力されると、アドレス信号は、アドレスバッファ502 を通して P R O M 504 に入力され、 P R O M 504 のアドレスが指定される。プログラム信号 P R G を \*\* 0 \*\* にし、データ入出力端子TDo ~TD, からデータ信号 Do~D。を入力すると、データ入出力バッファ501 および検査ビット生成回路 503 に、それぞれデータ信号 Do~D。が入力される。

PROM 504 に対しては、4ビットのデータ入出力バッファ 501 より出力された 4 ビットのデータ信号 Do~ Doが、PROM 504 のデータ・ビット部に入力され、検査ビット生成回路 503 よりの出力データである Co~ Coが、PROM 504 の検査ビ

[産業上の利用分野]

本発明は半導体集積回路に関し、特に、割り打 正機能を有するプログラム可能な設出し専用メモ リを内蔵する集積回路に関する。

## 〔従来の技術〕

ット かに入力される。従って、外部アドレス帽子  $A_0 \sim A_a$  により示される P R O M 504 のデータのビット数は 8 ビットとなる。

リード信号RDが"0"の時、外部アドレス場子Ao~A。により示されるPROM504のデータ内容が8ピットにて説出される。この8ピットのデータは誤り訂正回路505に入力されて、PROM504にプログラムされたデータに1ピットの誤りが発生した場合に、所定の検査信号を使用して、当該誤りを訂正されたデータ信号Do'~Do'を出力する。データ信号Do'~Do'を出力バッファ501を通して、データ入出力場子TDo~TDo より出力される。

次に、検査ビット生成回路503 および誤り訂正回路505 について具体的な説明を行う。第6 図は、検査ビット生成回路503 の詳細な回路図である。第6 図において、4 ビットのデータ信号Do~D3の入力に対応して、E X O R 回路600 ~603 を介して検査信号Co~C5が出力される。

データ信号Do~Dsから検査信号Co~Csを生成す

る論理式は、次式のとうりである。なお、ここで "舟"は排他的論理和を示す。

$$\begin{bmatrix}
C_0 = D_0 & \bigoplus D_3 \\
C_1 = D_0 \bigoplus D_3 \\
C_2 = D_1 \bigoplus D_2 \\
C_3 = D_2 \bigoplus D_3
\end{bmatrix} \dots \dots (1)$$

第6図においては、検査ビット生成回路503は、EXOR回路600~603により構成されており、検査信号Coを出力するEXOR回路600は、上記(1)式にて示されるように、データ信号DoおよびDsを入力としている。検査信号Cs~Csを出力するEXOR回路601~603においても同様で、それぞれデータ信号DoおよびDs、DsおよびDz、DzおよびDsを入力としている。

第7図は、試り訂正回路505 の詳細な回路図であり、PROM504 のデータ・ビット部から出力されるデータ信号Do~Dsと、検査ビット部から出力される検査信号Co~Csとを入力とし、データ信号Do~Dsの内、1 ビットの誤りが発生した場合には、その誤りを訂正して、訂正されたデータ信号

Do'~D<sub>5</sub>'を出力する。勿論、試りが発生していない場合には、Do'~D<sub>5</sub>'の代りに、本来のデータ信号Do~D<sub>5</sub>が、そのままデータ信号として出力される。

また、PROM504からそれぞれ出力されるデータ信号Do~Doおよび検査信号Co~Coの入力に対応して、EXOR回路700~703においては、以下に示される(2)式に従って、誤りが発生したデータ信号の位置を示すコードを出力する。

$$C_{0}' = D_{0} \qquad \bigoplus D_{3} \bigoplus C_{0}$$

$$C_{1}' = D_{0} \bigoplus D_{2} \qquad \bigoplus C_{1}$$

$$C_{2}' = D_{1} \bigoplus D_{2} \qquad \bigoplus C_{2}$$

$$C_{3}' = D_{2} \bigoplus D_{3} \bigoplus C_{3}$$
.....(2)

第8図に示される表1は、EXOR回路700~703の出力が、データ信号Da~Daに対して、どの位置の信号に誤りがあるかを示す対応表である。

第7図におけるAND回路720 ~723 においては、EXOR回路701 ~703 から出力される倡号が、前記表1に示される対応表に従いデコードされる。AND回路720 ~723 はデータ信号Do~D,

に対応しており、誤りが発生した場合には、各額りビットに対応しているそれぞれのAND回路がアクティブになる。例えば、データ信号Doにはりが発生した場合には、EXOR回路700.701.702および703の各出力は"1100"となり、AND回路720がアクティブ("1")となって、データ信号Doに誤りが発生したことが判明する。この(第 りの訂正された)データ信号が移られる。

EXOR回路710 は、データ信号 Doと AND回路720 の出力とを入力としており、前述したように、データ信号 Doに誤りが発生すると、AND回路720 がアクティブ("1")となり、EXOR回路710 の出力はデータ信号 Doの反転出力となり、誤りの訂正されたデータ信号 Do が 得 られる。また、EXOR回路711 ~713 は、EXOR回路710 と同様に、データ信号 D<sub>1</sub>~ D<sub>3</sub>と AND回路721 ~723 の出力とを入力して、誤りの訂正されたデータ信号 D<sub>1</sub> ~ D<sub>3</sub> ・ を出力する。

(発明が解決しようとする課題)

従って、前記試り訂正回路を有するPROMを内蔵する半導体集積回路のプログラム時間は、データ借号が全ビット"1"となっているデータであっても、検査ビットをプログラムする必要があるために、データ信号の書き込み時間が長くなるという欠点がある。

### (課題を解決するための手段)

本発明の半導体集積回路は、誤り訂正機能を有するアログラム可能な統出し専用メモリを内蔵す

る半薄体集積回路において、前記プログラム可能 な説出し専用メモリの番地を指定するアドレス入 力手段と、外部から入力されるデータを格納する 1組のデータ・ピット・セルと、データ誤りを打 正するために、前記1組のデータ・ビット・セル の内容に対応する検査ピットを格納する1組の検 本ピット・セル、とをそれぞれ複数個含む前記プ ログラム可能な該出し専用メモリと、前記1組の データ・ビット・セルにプログラムされるデータ が、前記プログラム可能な設出し専用メモリのデ - 夕消去状態と同値であった場合、前記データの プログラム時に、前記データ消去状態と閾値の検 査ビットを生成して、前記1組の検査ビット・セ ルにプログラムする検査ピット生成手段と、デー. 夕飘り発生時、前記アドレス入力手段の指定に従 って、前記1租のデータ・ピット・セルならびに 1組の検査ビット・セルから、それぞれ同時に読 出されるデータ・ビットならびに検査ピットを介 して、データ誤りを訂正する誤り訂正手段と、を 備えて構成される。

タ・ビット・セルならびに1組の検査ビット・セルから、それぞれ同時に読出されるデータ・ビットならびに検査ビットを介して、データ誤りを訂正する誤り訂正手段と、を備えて構成してもよいい。

# (実施例)

次に、本発明について図面を参照して説明する。第1図は、本発明の第1の実施例のブロック図である。第1図に示されるように、本実施例は、データ入出力バッファ101と、アドレス・バッファ102と、検査ビット生成回路103と、PROM104と、誤り訂正回路105と、を備えて構成される。この構成は、第5図に示される従来例の構成と同様であるが、検査ビット生成回路103および誤り訂正回路105の内部構成、機能において従来例の場合とは大いに異にしている。

本実施例における検査ピット生成回路103 および誤り訂正回路105 の、従来例との相違点を以下に説明する。

第2図は、本実施例の検査ビット生成回路103

また、本発明の半導体集積回路は、誤り訂正機 能を有するアログラム可能な読出し専用メモリを 内裁する半導体集積回路において、前配アログラ ム可能な統出し専用メモリの番地を指定するアド レス入力手段と、前記アドレス入力手段を介して 番地指定され、外部から入力されるデータを格納 する1組のデータ・ビット・セルと、データ誤り を打正するために、前記アドレス入力手段を介し て番地指定され、前記1組のデータ・ビット・セ ルの内容に対応する検査ビットを格納する 1 組の 検査ビット・セル、とをそれぞれ複数個含む前記 プログラム可能な銃出し専用メモリと、前記 1 机 のデータ・ビット・セルにアログラムされるデー タが、前記プログラム可能な読出し専用メモリの データ消去状態と同値であった場合、前記データ のプログラム時に、外部から入力される前記デー 夕消去状態と同値の検査ピットを、前記アドレス 入力手段の指定する検査セルにプログラムする検 査ピット生成手段と、データ誤り発生時、前記ア ドレス入力手段の指定に従って、前記1組のデー

の詳細な回路図で、4ピットのデータ信号 $D_0 \sim D_3$ が入力され、検査信号 $C_0 \sim C_3$ を出力する。この場合におけるデータ信号 $D_0 \sim D_3$ から検査信号 $C_0 \sim C_3$ を生成する論理式を下記の(3) 式に示す。

$$\begin{bmatrix}
C_0 = D_0 & \bigoplus D_3 \\
C_1 = D_0 \bigoplus D_1 \\
C_2 = D_1 \bigoplus D_2 \\
C_3 = D_2 \bigoplus D_3
\end{bmatrix} \dots \dots (3)$$

第 2 図の検査ビット生成回路 103 は、E X N O R ゲート 200 ~ 203 を用いて構成されており、検査信号  $C_0$ を出力する E X N O R ゲート 200 は、上記 (3) 式に示されているように、データ信号  $D_0$  および  $D_3$ を入力としている。検査信号  $C_1$  ~  $C_3$  を出力する E X N O R ゲート 201 ~ 203 についても 間様である。

第2図に示される本実施例における検査信号Co ~ Csは、第6図に示される従来例の回路図における検査信号Co~ Csに対して反転関係になっている ことが分る、従って、データ信号Do~ Dsが全ピット \*\*1 \*\*の場合には、検査信号Co~ Csは全ピット ~1 "となるような回路構成となっている。

第3因は、本実施例における試り訂正回路105の詳細な回路図である。第3図において、PROM104のデータ・ゼットが部から出力されるものでは、でででは、なっているのでは、そのはは、そのはいたデータ信号Do'~Do'を計りが発生した場合には、そのは出げている。 初論、説りが発生しているのは、データ信号Do'~Do'をは、データ信号Do'~Do'をは、データ信号Do'~Do'が表生して出力される。

インバータ 330 ~ 333 は、第2図における検査・ビット生成回路において、従来例とは反転関係において生成される検査信号 Co~ Coを入力して、従来例と開機の関係に復号させる。従って、EXORゲート 300 ~ 303 においては、下記の(4) 式に従って、PROM 104 から出力されるデータ信号 Do~ Doと、インバータ 330 ~ 333 の出力とを入力して、誤りが発生したデータ信号の位置を示すコードを出力する。

EXORゲート310 は、データ信号Doと、ANDゲート320 の出力とを入力としている。前述したように、データ信号Doに試りが発生すると、ANDゲート320 がアクティブ(『1")となり、EXORゲート310 の出力はデータ信号Doの反信号として出力され、試りが訂正されたデータ信号Do、のビットが得られる。EXORゲート311~313 は、EXORゲート310 の場合と同様に、データ信号Do、Do、ANDゲート321~323 の出力とを入力とし、誤りの訂正されたデータ信号Do、~Do、を出力する。

次に、本発明の第2の実施例について説明する。第4図は、本実施例のブロック図である。第4図は、本実施例は、データ入し、カバッファ401 と、アドレス・バッファ402 と、PROM403 と、誤り訂正回路404 と、を締まれる。この構成は、第1図に示される第1の実施例の構成から検査ビット生成回路103 を除去し、その代りに、外部において生成された検査ビットを、第4図のデータ入出力バッファ401 を

 $C_{0}' = D_{0} \qquad \bigoplus D_{3} \bigoplus C_{0}$  $C_{1}' = D_{0} \bigoplus D_{1} \qquad \bigoplus C_{1}$  $C_{2}' = D_{1} \bigoplus D_{2} \qquad \bigoplus C_{2}$  $C_{3}' = D_{2} \bigoplus D_{3} \bigoplus C_{3}$ ... ... (4)

第9図に示される表2は、EXORゲート300~303 の出力が、データ信号Do~Doに対して、どのビットが誤っているかを示す対応表である。

第3因に示されるANDゲート320~323 おいては、入力されるEXORゲートの出力信号を、前記表2に従ってデコードしている。ANDゲート320~323 は、データ信号Do~Doに対応しており、誤りが発生した場合、各誤り信号に対応になる。例えば、データ信号Doに誤りが発生した場合に対力が発生した場合に対力が発生した場合に対力が発生した場合に対力で("1")となって、データ信号Doに誤りが発生したことが分り、データ信号Doを反転して得られて、正しい(誤りの訂正された)信号が得られる。

介して、外部からのプログラムを可能にしたもの である。

本実施例においては、PROM403 におけるデータ・ピット部と検査ピット部は、PROM403 の異なるアドレスに配置されており、データ・ピットのアドレスの最上部ピットを反転させたアドレスにある検査ピットが、そのデータ・ピットに対応する検査ピットとなっている。

外部アドレス端子Ao~A。に入力されるアドレス 信号の内、外部アドレス端子Ao~Ao-1に入力され るアドレス信号(ao~ao-1)は、アドレス・バッ ファ402 を介して、直接PROM403 のデータ・ ビット部と検査ビット部に入力される。プログラ ム信号PRGは、残りの外部アドレス端子A。に入 力されるアドレス信号(ao)とともに、NANDゲ ート405 を介してPROM403 のデータ・ビット 部に入力され、更に、NANDゲート406 を介し てPROM403 の検査ビット部に入力される。

リード信号 $\overline{ ext{RD}}$ は、PROM103のデータ・ビット部と枚変ビット部に入力されており、データ

入出力端子TD。~TD;に入力されるデータ信号D。 ~D;は、データ入出力バッファ401 を介してPR O M 403 に入力される。

本実施例におけるデータの入出力は、前述の従来例および第1の実施例の場合と同様に行われるが、検査ビット部およびデータ・ビット部のプログラム方法および該出し方法に差異がある。

データ入出力増子  $TD_0$  ~  $TD_3$  に入力されるデータ信号  $D_0$  ~  $D_3$  は、プログラム信号  $\overline{PRG}$  がアクティブ ( "0") であり、且つ、アドレス信号  $(a_0)$  が "0" である時には、NAND ゲート 405 がアクティブ ( "0") となって、アドレス信号  $(a_0)$  ~  $a_{n-1}$ )で示される PROM403 のデータ・ビット部にプログラムされる。

データ入出力端子 $TD_0$  ~ $TD_3$  に入力されるデータ信号 $D_0$  ~ $D_3$ は、プログラム信号PRGがアクティブ( $^*O^*$ )であり、且つ、アドレス信号 $\{a_0\}$ が  $^*I^*$  である時には、NANDゲート406 がアクティブ( $^*O^*$ )となって、アドレス信号 $\{a_0\}$  ~ $\{a_{n-1}\}$  で示される PROM403 の検査ビット部

にプログラムされる.

以上の説明にて明らかなように、外部アドレス 端子Ao〜A。から入力される、アドレス信号(ao〜 a。) にて示されるアドレス空間の内、アドレス信 号(ao)が"O"であるアドレス空間は、データ・ ピット部となり、アドレス信号(ao)が"1"であ るアドレス空間は検査ビット部になっている。

リード信号RDは、PROM403のデータ・ビット部および検査ビット部に、それぞれ、そのまま入力されているので、リード信号RDがデイクティブ(\*O\*)の時には、外部アドレス端子Ao~Ao-1により指定される。この説出されたビットが、同時に説出される。この説出されただデータ・ビットと検査ビットとは、データ信号Do~Dsとして誤り訂正回路404に入力され、誤り訂正されたデータ信号Do~CDs)が、データ入出力パッファ401を介して、データ入出力端子TDo~TDsから出力される。

誤り訂正回路404 は、前記第1の実施例において説明された第3図に示されるブロック図と同様

であり、検査ビットとしては、従来例の場合と反転関係にある検査ビットが書込まれる。即ち、データ・ビットが全ビット"1"である場合には、検査ビットも全ビットが"1"となり、データ・ビットおよび検査ビットともにPROM 403 に書込む必要が無くなる。


#### (発明の効果)


図面の簡単な説明


第1 図および第4 図は、それぞれ本発明の第1 および第2 のの実施例を示すブロック図、第2 図は、前記第1 の実施例における検査ビット生のの実施例における以前記第1 および第5 図は、前記第1 および第5 図は、前記が第7 図は、第6 図および第7 図はそのよびまり訂正回路の回路図、第8 図およびはり記正回路の回路図、第8 図およびまり記正回路の回路図、第8 図および来のよび来のよりにおける E X O R 出力と誤り信号との対応表を示す図である。


図において、101.401.501 ……データ入出力バッファ、102.402,502 ……アドレス・バッファ、103.403.503 ……検査ビット生成回路、104,403,504 …… PROM、105.404.505 ……試り訂正回路、200 ~203 …… EXNORゲート、300 ~303.310 ~313 、600 ~603 …… EXORゲート、300 ~103.310 ~323.720 ~723 …… ANDゲート、300 ~105.406 …… NANDゲート。


代理人 介剛士 内 原 晋














		各ENORの出力状態				
		EXOR 700	EXOR 701	EXOR <b>7</b> 02	EX <i>0R</i> 703	
誤り発生信号	.Do	1	1	0	0	
	Dı	0	1	1	0	
	D2	0	0	1	1	
	D <sub>3</sub>	1	0	0	1	
		筹	8	叡		

		各EXOR の 出力状態				
		EXOR 300	EXOR 301	EXOR 302	E X <i>OR</i> 303	
誤	Do	1	1	0	0	
12	Di	0	1	1	0	
空信	D <sub>2</sub>	0	0	1	1	
7	D3	1	0	0	1	

第 9 図